当前位置：首页 > 科技 > 正文

现代集成电路芯片制造工艺流程

启示号
科技
3年前
315

3）14nm节点FinFET工艺流程。（后栅工艺BEOL+FEOL）

3.1流程概述：晶圆材料-隔离—淀积多晶硅—芯轴—鳍硬掩膜（“侧墙”）—刻蚀形成鳍—双阱形成—制作临时辅助栅—补偿隔离—LDD注入—侧墙主隔离—漏源极形成（应变硅技术）—金属硅化物—器件与金属间介质层ILD—置换高k金属栅—钨栓—第一层金属间介质（超低K介质）IMD-1—第一层铜布线—第二层金属间介质（超低K介质）IMD-2—第二层铜布线......多层布线最上层铝布线制作压焊窗口—最上层介质钝化层（光刻压焊/测试焊盘）—测试.

3.214nm节点FinFET工艺流程示例。

14nm节点FinFET工艺流程。（后栅工艺）
1.衬底制备与隔离绝缘形成
1.1热生长初始氧化层，淀积氮化硅（图1）
1.2光刻浅槽STI/刻蚀氮化硅/氧化硅—去胶—刻蚀硅槽—生长衬垫氧化层，槽深约500nm
1.3HDPCVD淀积二氧化硅—RTA退火（增密）—CMP平坦化—去除氮化硅/氧化硅—淀积牺牲氧化层（图2）
2.鳍形成（用自对准间隔光刻双重图案方法SADP）
2.1淀积多晶硅（辅助层），再淀积氧化硅/氮化硅硬掩膜
2.2光刻/干法刻蚀硬掩膜，（芯轴宽度决定后面工序的鳍间距）去除芯轴之外的硬掩膜—刻蚀多晶硅形成芯轴。（图3），
2.3淀积二氧化硅隔离层（控制鳍宽度的“侧墙”硬掩膜材料），控制淀积时间达到控制二氧化硅厚度—干法回刻（氮化硅为停止层），从而形成“侧墙”，作为形成鳍的硬掩膜。（图4）仔细控制鳍的宽度。
2.4，去除（刻蚀）芯轴上的氮化硅硬掩膜层—再湿法刻蚀掉芯轴多晶硅，保留“侧墙”—以“侧墙”为硬掩膜—继续刻蚀硅衬底（深度200~300nm，鳍间距40~60nm）。刻蚀硅衬底凹陷形成鳍有源区。（图5）和（示意图6a/图6b/图6c）。相关尺寸高度见图6（图未按比例，以数字为参考）。
2.5.去除二氧化硅“侧墙”硬掩膜层，（图5/图6C）注1：Fin厚度最小尺寸是0.67倍的栅长，（例如栅长22nm器件鳍厚度14.67nm），用自对准双重图形（Self -Aligned Double Patterning）方法制造. 注2：以pmos和nmos各在一个“鳍”示意，以下只以图5圈内为例。（等效图6、图6a/6b/6c）
2.6淀积易流动的氧化物SiO2（FOX）：利用TEOS和O3在SACVD设备中400℃发生反应，淀积二氧化硅层—CMP平坦化，顶层氮化硅为停止层。（图7.1）
2.7.回刻蚀SiO2 FOX，使之凹陷进硅高度20~30nm，形成鳍，通过控制刻蚀时间控制鳍（Fin）的高度。（如图7.2）。 2.8去除顶层氮化硅，重新淀积氮化硅硬掩膜层，（图7.3） 2.9.两次曝光，二重图案法光刻刻蚀硬掩膜（刻蚀掉底部氮化硅），保留鳍周围的氮化硅。如图7.
3.双阱形成
3.1选择性刻蚀去除上次淀积的SiO2 FOX，保留鳍上部覆盖的氮化硅（硬掩膜保护层）。（图8） 3.2光刻，pmos区用光刻胶保护，对打开的p阱区域，大角度离子注入，形成p阱。去胶。（图8）
3.3光刻，光刻胶保护nmos区，对打开的n阱区域，进行大角度离子注入，形成n阱。去胶（图8） 3.4去掉有源区上部光刻胶与SiN硬掩膜（保护层）（图9）
4. 临时辅助叠层栅极形成（HKMG工艺在ILD之后去掉此临时栅）
4.1 HDPCVD淀积二氧化硅，CMP平坦化。（图10） 4.2 STI选择性回刻(蚀刻蚀SiO2不刻蚀Si)，使有源区高出槽底约30nm，（图11） 4.3对pmos和nmos分别光刻，分别进行调整阈值电压离子注入.（图11A） 4.4淀积氧化层（作为后面去除多晶硅临时栅的停止层），（图12）. 4.5淀积多晶硅，PECVD二氧化硅，淀积氮氧化硅（硬掩膜）。（图13） 4.6光刻/刻蚀多晶硅形成临时硅栅，刻蚀后露出源、漏区域（图14/图A）
5. 补偿隔离 5.1淀积氮氧化硅作为侧墙材料（图15/图B） 5.2等离子刻蚀（回刻）（图16/图16.1）
6. nLDD/pLDD+口袋注入
6.1淀积牺牲氧化层（防止通道效应），光刻，打开nmos漏源区（掩蔽其他区域）nLDD离子注入（注入砷）和口袋离子注入（注入硼），（预先非晶化掺杂）去胶清洗（图C/图17/图17.1）.
6.2光刻，打开pmos漏源区（掩蔽其他区域）pLDD离子注入（注入BF2）和口袋离子注入磷（预先非晶化掺杂）去胶清洗。（图C/17/17.1）
7.侧墙主隔离
7.1淀积二氧化硅150Å（TEOS），氮化硅200Å，复合层700Å，回刻,形成双重侧墙（示意图同图C/图17/图17.1,侧墙加厚）
8.漏源注入(8.1/8.2为传统工艺，后面*8.3章节为采用应变硅技术工艺制作漏源极方法。）
8.1淀积牺牲氧化层，光刻，打开pmos区（掩蔽其他区域）p+离子注入，形成pmos源/漏极。去胶，清洗。
8.2光刻，打开nmos区（掩蔽其他区域）n+离子注入,形成nmos源/漏极。尖峰退火1050℃，去胶，清洗。 9.形成金属硅化物： 9.1 氢氟酸漂洗去除pmos/nmos漏源和衬底连接窗口上的氧化层以确保金属与硅接触良好。 9.2 PVD淀积NiPt（镍铂合金）约100Å，再淀积TiN 约250Å。 9.3 在氮气环境下200℃~300℃退火，形成高阻的Ni2PtSi。湿法清洗掉没有反应的NiPt.之后在氮气气氛中400℃~450℃退火，将高阻态的Ni2PtSi转化为低阻态的NiPtSi2镍铂合金。 9.4（选用工艺）淀积鈷200Å，RTA退火（550℃）用SC1去掉其他地方未反应的鈷，再次RTA(740℃)形成低阻金属硅化物。 8.3用应变硅技术制作漏源极工艺（提高载流子迁移率提高FET速度。） 8.3.1在图C之后淀积二氧化硅作为生长外延层凸起的阻挡层（见图D） 8.3.2光刻/刻蚀打开pmos漏源区（去除SiO2），外延生长SiGe同时进行p+掺杂。（图E/图F）使pmos漏源区形成SiGe凸起。以便后面形成金属硅化物有充足的硅。 8.3.3 光刻/刻蚀去除pmos漏源及衬底接触孔之外的SiGe和表面的二氧化硅阻挡层，重新淀积淀积作为阻挡生长nmos应变硅的二氧化硅阻挡层。（图G/图H） 8.3.4光刻/刻蚀打开nmos漏源区，外延生长SiC同时进行n+掺杂。（图I/图J）使nmos漏源区形成SiC凸起。 8.3.5去除p/nmos漏源及衬底接触孔之外的SiC和表面的二氧化硅阻挡层，重新淀积作为阻挡金属硅化物淀积金属的二氧化硅。 8.3.6金属硅化物形成：光刻/刻蚀去除pmos和nmos漏源和衬底连通窗口上的氧化层， 8.3.7.PVD淀积NiPt（镍铂合金）约100Å，再淀积TiN 约250Å。—在氮气环境下200℃~300℃退火，形成高阻的Ni2PtSi。—湿法清洗没有反应的NiPt.之后在氮气气氛中400℃~450℃退火，—将高阻态的Ni2PtSi转化为低阻态的NiPtSi2镍铂合金。图K *8.3.8（选用工艺）淀积鈷200Å，RTA退火（550℃）用SC1去掉其他地方未反应的鈷，再次RTA(740℃) 图K漏源极表层是金属硅化物，内部是SiGe/SiC应变材料。
10.置换金属栅，金属硅化物，接触孔，钨栓形成。
10.1淀积ILD-1（在图K基础上淀积氮氧化硅150Å/磷硅玻璃BPSG.2500Å/二氧化硅1000Å将磷硅玻璃包裹密封）,抛光CMP，（图L）,停止在多晶硅层，湿法腐蚀去除多晶硅临时栅及氧化层。（图M） 10.2预清洗，原子层淀积（ALD）设备淀积界面氧化层（IL）和高K介质HfO2（图N） 10.3 ALD淀积覆盖层氮化钛/氮化钽.（10.4~10.6功函数层） 10.4 ALD淀积p型功函数层氮化钛层约40Å（也可用TaN） 10.5光刻打开nmos栅（掩蔽pmos）湿法刻蚀去掉上次淀积的p型功函数氮化钛。去胶/清洗。 10.6 ALD淀积n型功函数金属铝钛（TiAl）约30Å（也可用TaAlN） 10.7光刻打开n/pmos栅，淀积氮化钛/钛/铝电极层（热铝引出线），之后CMP平坦化抛光（图P）. 10.8淀积第二层间介质ILD-2，(淀积SiO2约5000Å+SiON200Å)—CMP平坦化.（图O） 10.9光刻/刻蚀接触孔，去胶。（图Q） 10.10淀积鈷（或镍或钛），RTA-1退火，去除多余的鈷RTA-2退火 10.11淀积钛/氮化钛，退火，淀积钨，CMP抛光钨平坦化。形成钨栓以连接器件与第一层金属布线。（图Q）。注;1.氮氧化硅淀积方法：在PECVD反应腔中通入硅烷、一氧化二氮、和氦气体，400℃化学反应生成SiON. 2，在APCVD设备中通入O3/TEOS/B(OC2H5)3/PO(OC2H5)3加热反应形成硼磷硅玻璃BPSG.
11.第一层金属布线：先制作IMD-1:IMD-1是用于第一层金属上下隔离的超低K介质材料SiCOH。为减小分布电容使用超低k介质，配合铜布线降低RC延迟，提高电路速度。 11.1. 制作IMD-1：淀积第一层金属刻蚀停止层PECVD（SiCN）300Å，—PECVD淀积SiCOH(3000Å),—淀积二氧化硅250Å（TEOS）用于密封包裹覆盖多孔超低K介质(SiCOH)，同时防止光刻工艺中氧自由基破坏超低k介质。见图R. 【SiCOH淀积方法：DEMS（Di-甲基乙氧基硅烷）和CHO（氧化环乙烯或C6H10O）淀积具有CxHy的OSG有机复合膜，利用超紫外线（UV）和可见光处理排出有机体，最终形成多孔的SiCOH介质膜。】 11.2淀积TiN硬掩膜300Å（防反射层）见图R. 11.3 M1是第一层金属（铜布线），其作用是将不同区域的接触孔连接并连接上层通孔。 11.3.1. TiN上涂胶—光刻/刻蚀TiN硬掩膜（SiO2为停止层）—去胶—以TiN为硬掩膜刻蚀SiO2氧化层/SiCOH以SiCN为停止层—湿法腐蚀SiCN-——淀积Ta/TaN附着/阻挡层和铜种子层——电镀铜——抛光铜CMP平坦化（以TiN下面的氧化层为停止层），形成金属1（M1）互联Cu布线。（图R、S） 12.制作通孔-1和金属-2（两次淀积形成IMD-2，第一次淀积后做通孔-1）. 12.1 通孔1与金属2（先通孔双镶嵌工艺）：淀积SiCN500Å,—PECVD淀积超低k（氧化硅-黑金刚石）6000Å—光刻/刻蚀通孔-1—通孔中填充BARC,再淀积LTO低温氧化层——光刻/刻蚀槽——去除通孔内BARC—清洗—淀积Ta/TaN和铜种子层——电镀铜——CMP平坦化。 (先做通孔，第一次淀积后做通孔-1,堵住孔再在上面淀积氧化层，再光刻布线槽。去除堵孔物，孔与槽连通）（图T） 12.2重复上述可实现多层互联。
**12.超低k介质金属间布线后通孔工艺：（选用）
12.1 制作IMD-2、通孔1与金属层2： 12.1.1 IMD-2（隔离第一层金属布线与第二层金属布线）制作：PECVD淀积SiCN(600Å)作为金属1（M1）的覆盖层也是金属2的刻蚀停止层。 12.1.2 PECVD淀积SiCOH3500Å—淀积SiCN600Å—淀积SiCOH3000Å——TEOS淀积SiO2氧化层500Å—PVD淀积TiN硬掩膜.（淀积两次SiCOH，中间由SiCN隔离）。（图U） 12.1.3光刻/刻蚀硬掩膜—刻蚀金属布线槽硬掩膜—之后再涂胶光刻/刻蚀盲通孔（SiCN为刻蚀停止层）。图U 12.1.4湿法去除盲孔底部SiCN—去胶—以硬掩膜为掩蔽刻蚀布线槽中氧化硅/SiCOH以SiCN为停止层（同时刻蚀布线槽和盲孔）。图V（刻蚀布线槽以中间SiCN为停止层，同时继续刻蚀盲孔，以下面的SiCN为停止层） 12.1.5 湿法去除SiCN，盲孔变通孔-1（与第一层金属相通）。详见图V.

12.2 —淀积Ta/TaN（阻挡层防止铜扩散）和铜种子层500Å——铜电镀——CMP抛光铜。(如图W) 12.3重复**12节步骤可得到多重布线。
13.通常每个Fin器件有多个“鳍”。(如图X)制造方法与上述类似。 14.最顶两层较厚，分别是无源元件电阻电容层和顶层铝电源线及封装用的键合压窗口。最后淀积氮氧化硅、硼磷硅玻璃、氮化硅层钝化层密封。再光刻/刻蚀打开测试与压焊内引线的焊盘。 15.WAT测试.

芯片国产化几点建议：

1）尽快普及集成电路芯片制造知识。在引进人才的同时，要培养一批熟练精通集成电路制造工艺的人才。除了加强EDA/TCAD教学外，建议高校微电子专业要加强实践与知识经验的培训，要有一定规模的半导体车间供学生较长时间实践实习（七十年代清华大学电子系一楼有集成电路车间）强化动手能力和项目管理能力。芯片制造行业许多专利都来自实践经验与大量数据的结晶，芯片制造技术的提高来源于工艺实践，特别是芯片制造工艺中的Know-how，是经过大量反复试验、测试总结出来的经验数据和方法。

2）制造半导体器件依赖于设备，设备使用极致方可以提高工艺水平。如何制造出与TCAD模拟设计的器件性能一样的器件且具有重复性、再现性、均匀性及高良品率；如何测量检验出你做的IC器件性能参数及可靠性与TCAD模拟的一样。要靠动手实践下真功夫。

工艺改进，工艺创新，与设备仪器创新改造要紧密结合。半导体设备（含仪器）厂必须紧密与半导体制造厂fab结合，按照fab要求改进设备性能，以提高芯片质量。先进设备必须有技术精通的工匠操作才能将设备性能发挥极致。半导体行业也要有大量鲁班类型的工匠，才能在现有设备基础上尽快实现现进芯片国产化。

3）芯片制造不仅要性能好、质量高、价格合理，还要有忠实的客户群。只有生产线连续运转，才能确保按计划摊销昂贵的设备投资。开工不足，芯片成本就会增加。市场销售也是重头戏。代工厂foundry必须有许多根据市场需求而设计适销对路的芯片的设计公司Fabless作为客户。类似PCB厂，要有许多通信/电子厂不断设计出不同的PCB版图，由PCB厂加工一样。有了众多的大大小小的设计公司Fabless，则大大小小的代工厂foundry可以维持一定的经济规模生产。foundry众多则互相竞争，提高质量，降低成本。使设计公司利润空间加大。还要有类似兴森快捷快速加工PCB样板那样的芯片代工厂，为Fabless快速加工芯片样品，以便设计公司尽快占领市场。此外，芯片市场扩大，使得半导体设备企业、原材料、化学品等企业也能降低成本提高质量，从而促进芯片厂foundry设备、材料国产化，且整机设备性能质量提高。整个产业链、供应链成本低而质量高，才能在提高国内外市场的竞争力。芯片国产化才能良性循环，螺旋上升。重视并支持中小Fabless和foundry在芯片国产化过程中必不可少。

4）组织半导体工艺技术交流和技术市场，有偿分享积累的经验和Know-how。群策群力进行技术攻关。不要闭关自守，不要同行是冤家互相保密。国外阻止技术输入我国，我们就要互相激励和帮助，将芯片制造技术搞上去。（上世纪七十年代半导体技术交流与分享曾极快促进IC技术普及）

5）加强企业管理，扩大市场，降低成本，重视资金现金流的同时提高芯片质量。foundry内部要实施精益生产、统计制程管理spc、质量体系和6σ管理等。建立合理的激励机制，全员持股。君子喻于义，小人喻于利。有制度就要实施，实时检查监督PDCA（硬件软件结合，电脑程序自动检查），奖惩分明，强调执行力。创出一条芯片国产化的新路。

不妥之处请指教，谢谢！

张红专MBA

保定无线电实验厂（原保定无线电二厂）高级工程师。2019.4.1